PCT

WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification ⁵:

H02H 9/04

A1

(11) International Publication Number: WO 93/15541

(43) International Publication Date: 5 August 1993 (05.08.93)

(21) International Application Number:

PCT/US93/01036

(22) International Filing Date:

4 February 1993 (04.02.93)

(30) Priority data:

830,715

4 February 1992 (04.02.92) US

(71) Applicant: CIRRUS LOGIC, INC. [US/US]; 3100 W. Warren Avenue, Fremont, CA 94538 (US).


(72) Inventor: PUAR, Deepraj, S.; 1657 Eagle Drive, Sunny-vale, CA 94087 (US).

(74) Agents: BLAKELY, Roger, W., Jr. et al.; Blakely, Sokoloff, Taylor and Zafman, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US). (81) Designated States: AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, UA, European patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG).

Published

With international search report.

(54) Title: SHUNT CIRCUIT FOR ELECTROSTATIC DISCHARGE PROTECTION



(57) Abstract

A circuit (400) is added to a complementary metal-oxide silicon integrated circuit to provide an intentional, non-reverse-bi-ased VDD-to-VSS shunt path for transient currents such as electrostatic discharges. This circuit protects the IC from ESD damage by turning on before any other path, thus directing the ESD transient current away from easily damage structures. Specifically, the ESD transient current is steered from the VDD rail (102) to the VSS rail (101) through the on conduction of a P-channel transistor (P3) whose source and drain are connected to VDD and VSS respectively. The voltage on the gate of this transistor follows the VDD supply rail because it is driven by a delay network formed by a second transistor (P4) and a capacitor (C1). This VDD-tracking delay network turns the VDD-to-VSS transistor on during a transient and off during normal operation of the IC.



(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表平7-503599

第7部門第4区分

(43)公表日 平成7年(1995)4月13日

(51) Int.Cl.4

識別記号 庁内整理番号

H02H 9/04

A 9059-5G

H01L 21/822

21/8234

9170 - 4M

HO1L 27/08

FΙ

321 H

9170-4M

102 F

審查請求 未請求

予備審查請求 有

(全 7 頁) 最終頁に続く

(21)出願番号

特願平5-513527

(86) (22)出願日

平成5年(1993)2月4日

(85)翻訳文提出日

平成6年(1994)7月29日

(86)国際出願番号

PCT/US93/01036

(87)国際公開番号 (87)国際公開日

WO93/15541 平成5年(1993)8月5日

(31)優先権主張番号 830,715

(32)優先日

1992年2月4日

(33)優先権主張国

米国(US)

(71)出願人 サーラス・ロジック・インコーポレーテッ

アメリカ合衆国 94538 カリフォルニア 州・フレモント・ウエスト ウオーレン

アヴェニュ・3100

(72) 発明者 プアール, ディープレイ・エス

アメリカ合衆国 94087 カリフォルニア 州・サニーヴェイル・イーグル ドライ

プ・1657


(74)代理人 弁理士 山川 政樹 (外5名)

最終頁に続く

(54) 【発明の名称】 静電放電防護用分路

(57)【要約】

静電放電などの過渡電流に対して意図的な、非逆バイ アスVDD-VSS間分路を形成するために、相補形金 属-酸化物シリコン集積回路に回路(400)を追加す る。この回路は、他のどの経路よりも前にターンオンし て、ESD過渡電流を容易に損傷する構造から離れるよ うに誘導することにより、ICをESD損傷から防護す る。特定すれば、ソースとドレインがVDDとVSSに それぞれ接続しているPチャネルトランジスタ(P3) のオン導通を経て、ESD過渡電流をVDDレール (102) からVSSレール (101)へと操向するので ある。このトランジスタのゲートは第2のトランジスタ (P4) と、コンデンサ (C1)とにより形成される遅延 回路網により駆動されるので、このトランジスタのゲー トの電圧はVDD供給レールに追従する。このVDD追 跡遅延回路網は過渡中はVDD-VSS間トランジスタ をターンオンし、ICの正規の動作中にはターンオフす る。



請求の範囲

1. 少なくとも一部がCMOS回路であり、そのCMOS回路はそれに電力を 供給するVDD電力供給レール及びVSS電力供給レールを有する旗機回路の過 載筋機回路において。

前起VDD供給レールに接続したソースと、解起VSS供給レールに接続した ドレインと、ゲートとも有する第1のPチャネルMOSトランジスタと;

第1のトランジスタのゲートに接続したドレインと、資配VDD供給レールに接続したソースと、ゲートとを有する第2のMOSトランジスタと;

的記載1のトランジスタの放起ゲートに接触した第1のコンデンサ接続部と、 的記VSS供給レールに接続した第2のコンデンサ接続部とを育するコンデンサ とを具備する问题。

- 2. 前紀第2のMOSトランジスタはPチャネルMOSトランジスタである選求項1お前の同時。
- 3. コンデンサは、前記コンデンサ接接部の一方を形成するゲートを有し且つ 互いに接続されて他方の前記コンデンサ接接部を形成するソース及びドレインを 有するMOSトランジスタとして実現されている結束項1又は2のいずれか1項 に記載の回路。
- 4. コンデンサは、解記示2のコンデンサ接続部モ形成するゲートを介し且つ 互いに接続されて前起第1のコンデンサ接続部モ形成するソース及びドレインを ダするアテャネルMOSトランジスタとして実現されている源求項3記載の回路
- 5. 少なくとも一部がCMOS関語であり、前紀CMOS図路はそれに復力を 供給するVDD電力供給レール及びVSS電力供給レールを育する境積図路の過 級防機図路において,

前紀VDD供給レールに接続したソースと、耐紀VSS供給レールに接続したドレインと、ゲートとも有するPチャネルMOSトランジスタと:

出力選子がトランジスタのゲート축子に接続したVDD追踪遅延国路とを具備する回路。

8. 例紀VDD追踪遅延回路はRC回路網から構成されている納収項 5 記載の

司数。

- 7. 耐起RC回路網は、何起PチャネルMOSトランジスタの前起ゲートと前 起VDD供給レールとの間に始合する低抗と、前起PチャネルMOSトランジス タの前起ゲートと前起VSS供給レールとの間に結合するキャパンタンスとを含 な遊文場の記録の同様。
- 8. 前記域式はパイアスオンされるMOSトランジスタから構成されており、 前記キャパンタンスは一方のコンデンサ接続部を形成するゲートを育し且つ互い に接続されて他方のコンデンサ接続部を形成するソース及びドレインを育するM OSトランジスタから構成されている譲収47記載の回路。
- 8. 少なくとも一部がCMOS回路であり、前起CMOS回路はそれに電力を 供給するVDD電力供給レール及びVSS電力供給レールを有する拡簧回路の過 額防煙回路において。

前記VDD供給レールに接接したソースと、初記VSS供給レールに接接した ドレインと、ゲートとを有するアチャネルMOSトランジスタと;

町記PナャネルMOSトランジスタの前記ゲートに接続し、静電放電によって 起こる超短期間選移VDD~VSS間電圧変化の少なくとも相当に多くの部分を ソースーゲート間電圧として前記PチャネルMOSトランジスタに加えて、それ により、静電放電によって起こるVDD~VSS間電圧変化を制限するために前 起PチャネルMOSトランジスタをターンオンする回路手段とを具備する過剰防 環回路。

10. 静電放電によって起こる超短時間過数VDD-VSS間電圧変化の少なくとも相当に多くの部分をソース-ゲート間電圧として前起PチャネルMOSトランジスタに加える前配手段は、電力供給電圧変化によって起こるVDD-VSS間電圧変化の相当に多くの部分をソース-ゲート間電圧として前起PチャネルMOSトランジスタに加えず、それにより、電力供給電圧変化によって起こるVDD-VSS間電圧変化を制限するために前起PチャネルMOSトランジスタをターンオンしない手段でもある場象項目記載の過速数類同数

明 雅 曹

静電放電防護用分館

1. 発明の分野

本発明は、一般に、相補形金属一酸化物シリコン(ここでは、より広い意味で CMOSと定義する)などの技術における集積回路(IC)の設計とレイアクト に関する。特定すれば、本発明は、ICの囃子に知わるおそれのある時電放電(ESD)などの過度現象からCMOS ICを保護することに関する。これは、 ICの嫌子に過渡現象が現れたときに、IC回路を過剰な又は致命的な電圧スパ イクと電流スパイクにさらすことなく、VDD電力供給レールとVSS電力供給 レールとの間に意図的な、刷方向パイアス分路を形成する回路の使用によって実 行きれる。

2. 発明の背景

審を的に縁密に繰り上げた予防措度を課じないと、非様電性物体がこすれ合う たびに静電荷は増加して歩く。週末、静電荷は客を及ぼすことなく摂動するので あるが、偶然、「Cを通って放電した場合には、その」Cを永久に機能できない 状態にしてしまうことがある。CMOS ICのようなICの静電放電に対する 感度が高すぎれば、IC又はICを含む回路基板の日常の取扱いによって、IC が破壊されるおそれがある。

ICの静電放電防硬を評価するために使用される一般的な方法の1つは、MILーSTD883CMETHOD3015.6で定義されている人体モデルである。この評価方法では、真型的には2000ボルトまで充電した100pFのコンデンサを1500オームの抵抗罪を介して試験すべきICの1つの端子へ、そのICの他のいずれかの媚子を接地させつつ放電させなければならない。ICの機能障害を引起こまずにICを介して放電できる電圧が高いほど、そのESD財 環は良好であることになる。ESD財理を評価するために使用される他の方法は思議せずルや、充電デバイスモデルである。

CMOS及びCMOSに類似するICをESDの破壊的な影響から保護するために、CMOSやCMOSに類似するICの一部として機々な構造が製造されている。図1は、従来の防煙同様について食物的なものでもX同様例を示す。IC

は、典型的には、多数の入力面子及び出力面子と、組合せ入出力(I / O) 塊子であるいくつかの場子とを有する。図1は、V S S に接続し且つ N チャネルトランジスタが製造されているP 型基板を使用して構成された C M O S I C の1つの入力油子と、1つの出力塩子とに対する一般的な E S D 財産図路を示している。 基板中に、V D D に接続する N 型ウェルが製造されており、それらの N 型ウェルの中に P チャネルトランジスタが製造されている。 入力端子 T 1 は、T 1 と V S S 及び V D D それぞれに対する電力供給レール 1 O 1 及び 1 O 2 との間の面積の広いダイオードであるダイオード D 1 及び D 2 により保護される。

図1は、與型的な従来の出力保護回路をも示している。この回路は、出力調子
T2と電力供給レール101及び102それぞれとの間にあり、且つトランジス
タN2及びP2をれぞれのドレイン鉱散部の接合部に寄生して形成されている寄生ダイオードD3及びD4を含むものと考えることができる。トランジスタN2及びP2は出力調子T2に関わる出力ドライバを形成する。また、図1は、VDD供給レール102とVSS供給レール101との間の寄生ウェルー基板間ダイオードD5を示しており、このダイオードは、「C上の全てのPチャネルトランジスタを取例なN-ウェル拡散部に形成されている。図5は、P-基板CMOSプロセスの場合のトランジスタN2及びP2の横断回路である。図5は、どの場所に寄生ダイオードD3及びD4が形成されているか、及び寄生ダイオードD5を形成するに頼してのP2を包囲するN型ウェルの寄生とを示している。寄生ダイオードD3、D4及びD5とは異なり、ダイオードD1及びD2はESD保護のために度図して「Cレイアクトの中に含まれている。

ICのESD防硬のレベルを限定するときには、ICのいずれか2つの領子の間にESD過度を印加する。たとえば、図1において人力増子T1に関して出力 箱子T2に正パルスを印加すると、それら2つの領子の間に直接の環境経路は存在していないので、ESDエネルギーは最も抵抗の小さい経路を見出す。これは、出力菓子T2から抵抗器R2を介し、NチャネルトランリスタN2のドレインからソースへのブレークダウンを介するか又はドレインから基板へのブレークダウンを介し、基板からVSSレールIOIに至り、次に、ダイオードDIを経て人力増子T1に至る経路であっても良いであろう。あるいは、抵抗が最小である経

路はダイオードD4を介してVDDレール102に至り、ダイオードD5のブレークダクンを介し、次に、VSSレールを疑て、ダイオードD1を介して入力場子T1に至るものであっても良いであろう。それらの経路の各々には、是パイアスP-N接合係のなだれ影ブレークダクンが含まれている。

アパイアス電圧条件の下にあるP-N倍合製のなだれブレークダウンにおいて は、P-N接合部を通過する自由キャリアは、P-N接合部の両側での電圧差に よって発生する電界から十分なエネルギーを獲得し、それらの自由キャリアが結 温質シリコンの格子中の共有結合と構実すると、その結合を破壊する。共有結合 の破壊によって、さらに多くのキャリアが自由になり、それらのキャリアも同様 に無界からエネルギーを関係し、共在納合と無関し、さらに多くのキャリアを白 也にする。これらは、少量の雪が山の高い位置で動き始め、その結果、なだれと して難いてゆくより多くの量の質が山を下るなだれに非常に良く似ている。質な だれが山を狂っている雪の大郎分をそのままに保つのと全く同じように、なだれ PーN接合プレークダウンは典型的には最大の電界によって狭い領域に局限され る。この爲限効果は、通常、なだれブレークダウンの間に発生する電視密度、す なわち、単位面鉄当たりの電流が非常に高く、それが肩折的加熱をもたらして、 それにより、結晶質シリコン格子の複数の部分を溶剤させるか又はドーパント原 子を結晶の内部で移動させ、その結果、「Cの永久的な機能障害を発生するおそ れがあるということを意味している。この際展効果は、通常、ブレークダウン下 で永久的損傷なしにPIN接合部を通して流れることができる電視の量が限方段 パイアスされたときに同じPーN接合部が撤退できる増送の量より少ない大きさ であることを意味している。

世来の技術においては、ESD財政のレベルは、過常、ICの最も聞いプレークダウンメカニズムが損傷なく処理しうるエネルギーの量に関定されている。 典型的な市駅のCMOS ICでは、先に関1の説明の中で第1に挙げた経路のプレークダウン電圧は通常は低く、その経路は最も低抗の小さい経路を構成する。この経路を退んでゆくESD過渡のエネルギーが余りに大きくなるたびに、なだれプレークダウンの間の局限加熱のために、典型的にはトランジスタN2のドレインーゲート間領域の国際に前途的な時度が紹える。ままの技術の名くは、など

れプレークダウンの間の周度加熱のために、長型的にはトランジスタN2のドレインーゲート間側域の周囲に破壊的な障害が起こる。従来の技術の多くは、なだ 又は運動するスイッテング素子としてNチャネルトランジスタを使用する点及び スイッチングトランジスタがNチャネルトランジスタのドレインにおけるESD 電圧からそのゲートへの可望結合を延てターンメンされる点で、本発明とは異な

っている。これとは対照的に、本鬼明はVDD電力供給レールとVSS電力供給

レールの対ごとに1つの防頂国路を必要とし、スイッテング書子としてはPチャ

まルトランジスタを使用し、且つESDパルスの直接結合によってスイッチング 男子もターンオンする。 Kellegによる別の世来の技術は、Puagの856号特許のコラムIの85行日からコラム3の23行目までで論じられている。この従来の技術は、Puagの856号特許の図2の抵抗部RAと関連して高い収別抵抗があるために、人力菓子の妨視にしか適していない。また、この従来の技術は周囲のダイオード

JAとトランジスタQAの双方におけるプレークダウンメカニズムに依存してい

Puarの856号特特以外の上記の全ての従来の技法は、ESD過渡電談を明過するために寄生経路のブレークダウンメカニズムに依存するという制限を有する。接合体のブレークダウンメカニズムに依存することに内在しているESD

財政の限別の1つは、なだれブレークダウンの局限効果と、それに関連する高い電製密度と隔層とによって、ブレークダウン下で永久的最低なしにPNNを必要のでは、成方向パイアスされたときに同じPNN接合体が関係なく開選できる電波の量は、成方向パイアスされたときに同じPNN接合体が関係なく開選できる電波の量より少ない大きさになるのが停滞であるという点である。接合体のブレークダウンメカニズムに依存することに内在するESD前機のもう1つの限界は、環境に異なるデバイスのブレークダウン電圧が1Cを製造するために使用された基礎処理技術の関数であるという点である。あつ1つの技術を使用して製造したICにおいて最小抵抗の経路であるものが、「Cのレイアクトは類似しているか又は全く同一であっても、別の技術で製造した「Cの最小抵抗の経路とは違ってしまうこともあり、そのため、有効なESD財産型時を工学的設計する作品は指確になる。従って、PN接合のブレークダウンを超載するESD財産メニズムが必要である。

発明の簡単な概要

れプレークダウン及びスナップパックの間により大きなESD過程に破壊を生じずに対応できるようにするために、低収器R2と組合せたトランジスタN2をレイアクトを改善すること、あるいは、トランジスタN2のドレイン接合ドーピングプロフッイルを改善することのいずれかに集中している。

別の従来の技術は、VDDレールとVSSレールとの間に、寄生SCRのプレークダウン電圧が低い寄生SCR側線(図2に示す)を使用していた。この技法は、トランジスタN2のドレインを選る経路より抵抗の小さい経路を構成しようとしている。この技法を選切に契約したのが、L. R. Averyによる論文「A review of electrostatic discharse mechanisms and on-chip protection techniques to ensure device reliability」(Journal of Electrostatics, 24 (1980年)、111~130ページ)である。

GussenmosとHolanerによる別の従来の技術「A New ESD Protection Concept for VLS! CMOS Circuits Avoidins Circuit StressJ (1881 EOS/ESD Symposium Processinss, 74~81ページ)は、NテャネルトランジスタN3 (図3に示す)の使用を示しており、このトランジスタのドレインはVDDレール102に接続し、ゲートとソースはVSSレール101に接続している。トランジスタN3はドレインなだれブレークダクン・スナップパックモードで動作して、VDDからVSSに至る電波経路を形成する。

Pusrによる別の従来の技術である米国特許第4、786、856号、「Input Protection Dsvice for Integrate d Circuits」は、ドレインが入力助子に接続し、ソースはVSSに接 謎し且つゲートは抵抗勢を介して基板に接続しているNテャネルトランジスタの使用を示している(コラム3、38~54行を参照)。本発明と回域に、ブレークダウンなしにESD放電を伝搬しようとする回路延時が設けられている。しかしながる、入力ビンごとに1つの防護回路を必要とする点、経路を成立させるか

野和放電(ESD)などの過<equation-block>就能放けして意図的な、非逆パイアスVDDーVSS向分路を形成するために、相補形金属一酸化物シリコン(CMOS)無視回路(1C)に回路を追加する。この回路は、他のどの短路より前にターンオンして、容易に限係する側辺の外へESD過激電視を誘導することにより、1CをESD股係から保護する。特定すれば、ソースとドレインがVDDとVSSにそれぞれ接接しているアティネルトランジスタのオン導通を延て、ESD過激電視をVDDレールからVSSレールへと提向する。このトランジスタのゲートは第2のトランジスタと、コンデンサとによって形成される遅延回路網により振動されるので、このトランジスタのゲートの電圧はVDD供給レールに追促する。このVDD追踪遅延回路網は過渡中はVDD-VSS質トランジスタをターンオン

本売前の目的は、金属ゲート又はシリコンゲートを使用して製造されていても、 あるいは、シリコン又はサファイヤなどの絶縁性器板を使用して製造されていて も、CMOS及びBICMOSなどのCMOSに製むする技術を使用して実現し たICに対して改善された過数数据を実行することである。

本発明の別の目的は、! C製造プロセスにおける変貌に対して有効である回路 を使用して過激的現を実行することである。

さらに別の目的は、正規の回路動作を妨害しないことである。

さらに別の目的は、ブレークダウン下で動作するPード使合師を含まない意図 的な過激知過程時を形成することである。

別の目的は、VDDからVSSへの経路をターンオン、ターンオフするVDD 追跡直延回路網を設けることである。

さらに別の目的は、入力ピン及び出力ピンごとにESD防環回路を適加しない ことにより、ICを製造するために要求されるシリコンの面積を最小にすること である。

図面の簡単な説明

図1は、従来の一般的なCMOS人出力防護回路の回路図である。 図2は、VDDとVSSとの間に寄生SCRを追加した従来の一般的なCMO S人出力防護回路の回路図である。 取るは、VDDとVSSとの間にNチャネルトランジスタを迫加した従来の一般的なCMOS入出力的親四時の日時間である。

図4は、本発明を追加した一般的なCMOS人出力効應回路の回路器である。 図5は、ダイオードD3、D4及びD5がどのようにして寄生形成されるかを 示すトランジスタN2及びP2の検挙図図である。

図8は、1.21クロンCMOSプロセスに関わるデバイスの好ましい大きさ を示す本発明の回路図である。

好ましい実施例の詳細な説明

本現明は、ICのいずれかの寄生経路がターンオンする前にESDなどの過敏 も無波するためにターンオンする重図的なVCC-VSS関電域経路を完成する ように、ICに回路を追加する。この構造は過級電波を容易に原係される構造の 外へ誘導する。特定すれば、Pテャネルトランジスタのオン等通を経て、ESD・ 過級電気をVDDレールからVSSレールへと接向するのである。

図4の回路400は、ソース調子及びドレイン調子がVDD供給レール102とVSS供給レール101にそれぞれ接接しているPチャネルトランジスタP3と、PチャネルトランジスタP4及びコンデンサC1を含むVDD邀齢選延回路網とを含む。好ましい実施例では、コンデンサC1をNチャネルトランジスタとして実践している。VDD邀齢選延回路網はトランジスタP3のゲートに接続しており、過度中はトランジス P3をゲートはトランジスタP4のドレイン増子と、コンデンサC1を実現しているNチャネルトランジスタのゲートとに接続している。トランジスタP4のソースはVDD供給レール102に接続し、トランジスタP4のソースはVDD供給レール102に接続している。コンデンサC1を実現しているトランジスタのソースとドレインはVSS供給レール101にそれぞれ接続している。

本発明が要求するVDD遊跡遊話機能を実行するために採用できる回路が数多くあることは首葉者には自明であろう。たとえば、トランジスタP4を抵抗器と関表えることは可能であろう。

I Cの正規の動作中、VDD端子T4は正の供給電圧、典型的には5ポルトに

機関しており、VSS端子T3は典型的には0ポルトに改使している。このような条件の下では、トランジスタP4は完全にオンしており、コンデンサC1はVDD電圧を完成する。トランジスタP3のゲートとソースは共にVDD電圧にあるので、トランジスタP3はオフである。従って、VDDとVSSとの間には準電経路は存在せず、それは正規の回路動作には不可欠である。

ESD防理回路400の条件の以下の例について考える。 [Cに電力が印加さ れていないとき、VSS供給レール101は0ポルトであると考えられ、全ての 内部ノードはOボルトに近い電圧で浮動する。ESD又は対象が出力値子Tタナ (VSS供給レール101に関して) 正の道線パルスを発生させると、ディオー FD 4は服力向パイアスされ、抵抗器R2とトランジスタN2はより抵抗の高い 経路を形成しているので、ダイオードD4は電流をそれ自体を通過させて、VD Dレール L O 2 へと採向する。 V D Dレール L O 2 は浮動中であるので、その電 圧は出力端子T2の電圧上昇に遅れて、ほぼダイオードD4の降下電圧、典型的 にはり、アポルトの降下に追儺する。VDDレール102の電圧上昇がPナャネ ルトランジスタの関値電圧、奥亞的には1ポルトを越えると、P3とP4は共に 導道し始める。P 4及びC 1のデパイスサイズ、すなわち、それらの抵抗とキャ パシタンスは、PSのゲートにおける電圧の上昇時間がマイタロ砂の単位である ように選択されている。ところが、ICを通るESDに広答した出力値子T2の 道蔵パルスの上昇時間は美質的には10ナノ砂未満であるため、VDDレール1 0.2における上昇時間も同様である。ゲート娘子の上昇時間(マイクロ抄)と、 トランジスタP3のソース娘子の上昇時間(ナノ砂)とのこの差は、ゲートーソ 一ス両電位を徐々に負にするという結果をもたらす。従って、トランジスタP3 の(ソースからドレインへの)オンコンダクタンスは増加しつつあるソースーゲ ート同電位の二乗に比例して増加する。P3のサイズは、VDD電圧をIC上の どの場所でも寄生プレークダウン電圧を超過させることなく、過渡電視を処理で きるように十分に大きく選択されている。これにより、過渡電流は出力増子T2 から所望の経路に沿ってVSSへ誘導され、頑丈さに欠ける望ましくない逆パイ アス経路又は寄生経路から思れる。

異なる1対の端子に過渡を印加する第2の例として。入力端子T1が接換電位。

すなわち、零ポルトに保持され且つ出力増予了2に正パルスが印加された場合には、最小低抗の経路は関方向パイアスされるダイオードD4と、オンのトランジスタP3と、関方向パイアスされるダイオードD1とを介するものである。同様に、第3の例として、出力増予丁2が接地電位に保持され且つ人力増予丁1に正パルスが印加された場合には、最小低抗の経路は関方向パイアスされるダイオードD3とを介するものである。

以上の例は、いくつかの「C畑子の間にパルスが印加されたときにESD誘導 電流が所望の経路をどのようにしてたどるかを説明していた。ダイオードDI。 D2、D3、D4及びD5と、回路400との組合せがあれば、ICのどの畑子 がESDパルスの正の側をとり、どの瀬子が丸の側、すなわち、矮地経路をとる かにかかわらず、同様の所望の結果が得らることは当業者には明白であろう。

間、トランジスタP3及びP4と、コンデンサC1の大きさと電気的パタメータを工学的に適正に設定すれば、あるエネルギーに達するまで、ESDパルスがICにP-N接合プレークダウンを発生させるような状況は起こらない。一すなわち、過額電気が限方向パイアスされたP-N接合のみを含む所知の経路を通って設れることに注意する。限方向パイアスされた所定の大きさのP-N接合郎は同じ大きさの販方向パイアスされた使合郎よりはるかに多くの電流を製傷なく準週できるので、(IC設計者がESD前便回路400に割当てる貴重なシリコンの面貌に関して)投資の戻りは(ESD前便回路400に割当てる貴重なシリコンの面貌に関して)投資の戻りは(ESD前便回路400に割当てる貴重なシリコンの面貌に関して)投資の戻りは(ESD前便の改善によって)大きい。

SED防護回路400のもう1つの利点は、逆方向パイアスP-N接合の局限なだれブレークダウンを含むどのESD防機技法と比べても、IC額辺ブロセス中のはるかに広い範囲の変動に対してほぼ同じ有効性を示すことである。

図4は、人力値子1つ、出力値子1つ、VDD供給レール1つ及びVSS供給 レール1つの場合の本発明の一般的な実現形態を示す。 I/O値子又は複数の入 出力IO値子を伴なうICに本発明をどのように適用するかは、当業者には自明 であろう。

本発明の別の利点は、ICのVDD供給レールとVSS供給レールの対ごとに ESD財復団類400のIつの事例しか要求されないということである。これは、 人力ピンごとに回路の適加を必要とするPuarの '856号特許などの従来の 方式とは対照的である。複数のVDD又はVSS供給レールに対しては、いずれ か所定のVDD供給レールと、いずれか所定のVSS供給レールとの同に1つの 経路400を接続する。たとえば、2つのVDD供給レールVDD-1及びVD D-2と、1つのVSS供給レールとを有するICは2つの回路400 --- VD D-1とVSSとの同に1つ、VDD-2とVSSとの回にもう1つ --- を必要 とするであろう。本発明では、人力増子ごとにダイオードD1及びD2の事例が 必要である。寄生ダイオードD3及びD4は出力増子及び人出力増子において同 一の機能を果たす。

図6は、最小形状寸法が1、2ミクロンであり且つ2つの金属圏を含むCMO Sプロセスに関わる好ましいデバイスの大きさを示すESD防護団路400の回 路域である。トランジスタP3は各々8×の町40本を有するようなレイアット であり、その有効額は3200ルであるが、単一の数をもつレイアクトが有する と考えられる値より直列抵抗ははるかに低い。このプロセスが支援する最小形状 サイズは1.2ルであるが、トランジスタP3の幅は広いため、プロセスの変動 ヤデパイスの欠陥を受にくくするように、長さは1.8μであるのが好ましい。 トランジスクP3の幅が広いほど、ICは損傷なく放電できる過数エネルギーは ─ 1 Cの数ダイサイズに大きな影響を及ぼさずに、レイアウトすべき幅上り広 い幅でレイアクトできるのであれば、 一 多くなるのであるが、3200mは市 取製品として許容しうるESD防度のレベルを与えるのに十分な幅であると考え られる。コンデンサC1は、各々が幅100μ、長さ5μの町を11本もつNチ +ネルトランジスタとして実現されるのが好ましい。ESD前親問路400の街 耳の根能に対しては、トランジスタP3のソース及びドレインと、それ6か6V DD供給レール及びVSS供給レールに至るところで、直別抵抗を低く保持する ことは重要である。荷様に、入力紡績ダイオードDI及びD2、並びにそれらか ら入力増子T1と、VDD供給レール及びVSS供給レールとに至るレイアウト においても、应列抵抗を低く保持すべきである。同様に、トランジスタP2及び N2のレイアクトは、寄生ダイオードD3及びD4と関連する直列抵抗が低く保 持されるようなものとすべきである。それらの事項は当該技術では良く知られて


いる.


図5は、P型基製中のN型ウェルの場合を示す。N型基製中のP型ウェルの場合はわずかに異なる。この場合には、P型ウェルとN型基製との関にD5に類似するダイオードが形成されているが、このダイオードのウェルー基限関種性は図5に示すようにダイオードD5の極性とは逆である。しかしながら、P型基製はVSSではなく、VDDに接続しているので、このダイオードの極性は図1~4に示すようなD5の極性と同じである。この場合にはESD防療回路400を実更する必要はないが、ESDエネルギーがたども経路は先に挙げたケースパイケース制作とは異なっていても命い。


以上、P型基板CMOS集製回路と関連させて本発明の行ましい実施例を規則し、N型基板CMOS集製回路への本発明の適用をも説明した。しかしながら、BICMOS集製回路などのCMOSに原位する技術にも本発明を適用可能であることに注意すべまである。そのことを考慮して、本発明はCMOS出出力増子を有するBICMOS集製回路に直接適用可能である。バイメーラ出力増子を有するBICMOS集製回路に直接適用可能である。バイメーラとフンスタアをある。「OMOS集製回路の場合(例を挙げると、図4のトランジスタアを及びN2がそれぞれPNPパイポーラトランジスタと、NPNパイポーラトランジスタである場合)、トランジスタN2及びP2の寄生として、あるいは、ESD防硬回路の一部として課題するように特定して迫加されて、ディオードD3及びD4が存在している値り、本発明を直接に適用可能である。さらに、回路全体の一部として必要なディオードが形成されている限り、シリコンゲートCMOS集膜回路、並びにサファイア上シリコンなどの絶縁性基板を使用する先に挙げたいずれかの問題のCMOS回路に本発明を適用できることは含うまでもない。

図4の説明においては、好食しい実施例ではPチャネルトランジスタP4と、コンデンサCIとも含むVDD治熱団路網を参照した。この選延回路は、それがVDD-VSS間電圧中のパルスに広答してトランジスタP3のゲートードレイン品電圧の変化に繰す制御選延、遅れ又は時定数の結果として、本質的にはトランジスタP3のゲートをVDDレールI02の特別時間の非常に短いパルスから運転する。希望に応じて、そのような遅延、遅れ又は時定数を別の回路により舞しても良いことは自明である。

以上、本発明の好ましい実施例と値々な代替実施例を関示し且つ説明したが、 本発明の厳旨から進設せずに彩趣や評額について様々な変更を実施しうることは 労業者には哲明であろう。







符表平7-503599 (フ)

	医院 排 法 (€	PCT/LINGUIS					
A. CLASSIFICATION OF SURFICE MATTER POCCY PICTURE 1998 US CL. 104/196-91 Amending to Successional Primer Characterism (PTC) or to both makined characterism of PTC								
6. FIELDS SEARCHED								
Minomos departments constant (charifestou system followed by charifestion symbols U.S. 1 36126.93 36123.11								
Communication contributed other than maximum occurrent these to the extent that such documents are included in the fields counted								
Shemman dan ban marahad daying da binarastani saarah (many of data base and, volum penciabita, marah tarah mash								
C. POCUMENTS CONSIDERED TO BE RELEVANT								
Сатрау	Chains of decourse, with indication, where o	propriets , of the retr		Relevent to chim No.				
Y,E	US,A, 5,189,588 (Yano et al.) 23 I document.	Economy 1993	See the entire	1-10				
Y	US.A. 4.595,941 (Avery) 17 June i	986 See the end	re document.	1-10				
•	at decisions ore band in the confinencies of Ben C	7	nt femally spaces.					
A major common begriffed on on other time particularies (gain and particularies of majories and								
-								
¥ 5	yeard server for openation — 1							
Date of the setted completion of the international states and the set of the setted complete of the setted complete of the international states and the setted complete of the international states of								
as APRIL 1993								
Home and making address of the ISA/IS Commonword Prints and Yandsmake See PCT Waldsman, D.E. 2011		Authorizat attier No. 1960 No. 1980 No. 1960 No						

フロントページの続き

(51) Int. Cl. 6		識別記号	庁内整理番母	FI	
H01L	L 21/8238				
	27/04			•	
	27/08	331 2	Z 9170 – 4M		
	27/088				
	27/092				
			8832 -4M	HO1L 27/04	. н

EP(AT. BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, SN, TD, TG), AT, AU, BB, BG, BR, CA, CH, DE, DK, ES, FI, GB, HU, JP, KP, KR, LK, LU, MG, MN, MW, NL, NO, NZ, PL, PT, RO, RU, SD, SE, UA